PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-246852

(43) Date of publication of application:

02.09.1992

(51)Int.CI.

H01L 23/50

H01L 21/60

(21)Application number:

03-011742

(71)Applicant:

NEC CORP

(22) Date of filing:


01.02.1991


(72)Inventor:

SUGAWARA KENJI

KASUYA YUKIO

(54) PACKAGE FOR SEMICONDUCTOR DEVICE





(57)Abstract:

PURPOSE: To obtain a semiconductor device package where bonding inner leads are prevented from being wrongly recognized and lessened in trouble such as bonding deviation by a method wherein at least an inner lead provided with a pattern recognition recess is provided.

CONSTITUTION: A lead frame 1 and a window frame 3 are fixed onto a ceramic board 7 through the intermediary of low melting point glass 2, a CCD long chip 4 is fixed on the ceramic board 7, electrodes 8 provided onto the CCD long chip 4 are electrically connected to the tips of inner leads 1b and an inner lead 1c provided with a bonding pattern recognition recess P with metal fine wires 5, and then a cap is fixed through the intermediary of thermosetting resin. In this semiconductor device package, the inner lead 1c provided with a bonding pattern recognition recess P is provided and discriminated from the other inner leads 1b, whereby inner leads are prevented from being wrongly recognized and lessened in defective bonding.

LEGAL STATUS

[P e of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

02-0700 特許文献 |

(19)日本国特許庁(JP) (12) 公開特許公報(A) (11)特許出願公開番号

特開平4-246852

(43)公開日 平成 4年(1992) 9月 2日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H01L 23/50

21/60

S 8418-4M

301 L 6918-4M

審査請求 未請求 請求項の数1(全 4 頁)

(21)出顯番号

特願平3-11742

(71)出願人 000004237

FI

日本電気株式会社

平成3年(1991)2月1日 (22)出願日

東京都港区芝五丁目7番1号

(72)発明者 菅原 健二

東京都港区芝五丁目7番1号日本電気株式

会社内

(72)発明者 粕谷 行夫

東京都町田市金森1705番地の2内藤電誠工

業株式会社内


(74)代理人 弁理士 内原 晋


(54)【発明の名称】 半導体装置用パツケージ

(57)【要約】

【構成】セラミック基板7上に低融点ガラス2を介し、 リードフレーム1及びウインドフレーム3が固着され、 セラミック基板上にCCDロングチップ4が固定された 後にCCDロングチップ上の電極8と内部リード1b, 凹部P付の内部リード1 c先端部とを金属細線6により 電気的に接続し、熱硬化型樹脂を介してキャップが固定 される半導体装置用パッケージである。

【効果】ボンディング内部リード誤認識を防止し、ボン ディングずれなどの不良を100分の1に低減すること が出来る。





特開平4-246852

【特許請求の範囲】

【請求項1】 リードフレームがセラミック基板にガラスを介して固着されてなるガラス封止型の半導体装置用パッケージにおいて、内部リードの少なくとも1本の先端に凹部を有していることを特徴とする半導体装置用パッケージ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体装置用パッケージに関する。

[0002]

【従来の技術】従来のガラス封止型半導体装置は、図3に示すように、セラミック基板7上に低融点ガラス2を介し、内部リード1bが固着され、セラミック基板7上にICチップ5が固定さてた後に図4に示すようにICチップ上の電極8と内部リード1b先端部とを金属細線6により電気的に接続し、低融点ガラス2もしくは熱硬化型樹脂を介してキャップが固定され、半導体装置が形成されていた。

[0003]

【発明が解決しようとする課題】この従来の半導体装置 用パッケージでは、I Cチップ上の電極と、内部リード を金属細線により導通させる場合、全ての内部リードに おいて、先端の形状が単純であること、またリードフレ ームを固定している低融点ガラスが光を反射することに より、内部リードの位置を誤認識してしまいポンディン グ不良となる場合が少なくなかった。

【0004】特に、一次元固体撮像素子(CCD)のよ 例の うなロングチップ用パッケージは、内部リード間隔が大 きいため誤認識となる場合が多く、ボンディング不良が 30 る。 多発するといった問題点があった。

[0005]

【課題を解決するための手段】本発明の半導体装置用パッケージは、リードフレームがセラミック基板にガラス 1を介して固着されてなるガラス封止型の半導体装置用パ 35 1 aッケージにおいて、内部リードの少なくとも1本の先端 1 bに凹部を有して構成されている。 1 c

[0006]

【実施例】次に本発明について図面を参照して説明する。図1(a),(b)はそれぞれ本発明の第1の実施例の上面図およびA部拡大図である。セラミック基板7上に低融点ガラス2を介し、リードフレーム1及びウインドフレーム3が固着され、セラミック基板上にCCDロングチップ4が固定された後にCCDロングチップ上

の電極8と内部リード1b, 凹部P付の内部リード1c 先端部とを金属細線6による電気的に接続し、熱硬化型 樹脂を介してキャップが固定される半導体装置用パッケ ージである。

05 【0007】本実施例の半導体装置用のパッケージでは、ポンディングパターン認識用の凹部P付き内部リード1cを設け、他の内部リード1bと区別することによりリード誤認識を防止してポンディング不良を低減する。特に、一次元CCDのようなロングチップ用パッケージは、内部リード認識範囲が縦長である為、寸法誤差が大きく、凹部付き内部リード1cのパターン認識により誤認識を防止することが出来る。

【0008】図2は本発明の第2の実施例の一部拡大斜 視図で、V字型の凹部Qを内部リードに有している。

15 【0009】これらの形状のリードフレームは、従来の エッチングプレス技術を用いて容易に形成が可能であ る。本発明型の内部リード形状によるボンディング不良 率は0.04%であり、従来型の内部リードの場合の不 良率3.98%の100分の1に改善された。

20 [0010]

【発明の効果】以上説明したように本発明は、パターン認識用の凹部付き内部リードを少なくとも1本設けることにより、ボンディング内部リード誤認識を防止し、ボンディングずれなどの不良を100分の1に低減することが出来るという効果を有する。

【図面の簡単な説明】

【図1】(a), (b)はそれぞれ本発明の第1の実施例の平面図およびA部拡大図である。

【図2】本発明の第2の実施例の一部拡大斜視図であ

【図3】従来の半導体装置の一例の斜視図である。


【図4】図3のB部拡大図である。

【符号の説明】

- 1 リードフレーム
- 5 1 a 外部リード
 - 1 b 内部リード
 - 1 c 凹部付き内部リード
 - 2 低融点ガラス
 - 3 ウインドフレーム
- 40 4 CCDロングチップ
 - 5 半導体素子
 - 6 金属細線
 - 7 セラミック基板
 - P,Q 凹部


特開平4-246852

【図1】







P. 54



【図2】



【図3】



R-559

特開平4-246852

[図4]

